Visualización del Evento

Denominación del Curso: DISENO-AVANZADO-DE-SISTEMAS-EMBEBIDOS-EN-LOGIA-PROGRAMABLE:-ZYNQ-APSOC-VIVADO-–-HLS-Y-SDCOC

Categorización: Perfeccionamiento

Fecha de Inicio: 19-03-2018

Responsables:

Dr. Gustavo SUTTER

Master Cristian Sisterna

Descripción:

CARACTERÍSTICAS DEL CURSO

CREDITO HORARIO: 60HS.

DESTINATARIOS Y REQUISITOS DE INSCRIPCIÓN: Alumnos de posgrado, docentes, profesionales de la industria que posean título de grado y conocimientos de lenguajes de descripción de hardware (VHDL o Verilog). Nociones de uso de FPGAs y de los lenguajes C/C++.

CUPO: 20 alumnos

PROCESO DE ADMISIÓN: En caso que los inscriptos superen el cupo previsto, lo docentes del curso harán una selección de acuerdo a los antecedentes de los aspirantes.

CRONOGRAMA DE ACTIVIDADES: Todas las actividades se realizarán en el 2do Bloque, 2do Piso:

Días

Hs

Actividad/Responsable

     

19 -20 Marzo

16

Unidad 1. MCs. Cristian Sisterna y Mg. Romina Molina. Teoría y práctica de laboratorio

     

21 – 22 Marzo

16

Unidad 2. Dr. Gustavo Sutter, MCs. Cristian Sisterna y Mg. Romina Molina. Teoría y práctica de laboratorio.

     

23 Marzo

16

Unidad 3. Dr. Gustavo Sutter , MCs. Cristian Sisterna y Mg. Romina Molina. Teoría y práctica de laboratorio

     

26 Marzo

12

MCs. Cristian Sisterna y Mg. Romina Molina. Prácticas de laboratorio

     

Total Horas

60

 

 

LUGAR DE DICTADO: 2do Bloque, 2do Piso – UNSL

FECHA PREVISTA PARA ELEVAR LA NÓMINA DE ALUMNOS APROBADOS: Julio 2018.

OBJETIVOS:
Al finalizar este curso los alumnos podrán:

· Hacer uso del flujo de diseño basado en plataforma (Platform Based Design) con la herramienta Vivado IP-Integrator para la creación de sistemas embebidos.

· Desarrollar software usando SDK (Xilinx Software Development Kit).

· Desarrollar cores IP a medida.

· Efectuar la depuración del sistema embebido mediante el flujo correspondiente

· Efectuar el aumento de performance del sistema.

· Hacer uso de la herramienta de síntesis de Alto nivel para la generación de bloques IPs.

·  Lograr optimizaciones de área, performance en los diseños de sistemas embebidos.

·  Hacer uso de directivas para el control de velocidad y el área.

·  Simular sistemas desde system-C y usando HDLs con modelsim.

·  Hacer uso de la herramienta SDSoC

·  Efectuar profiling, estimación y depuración de sistemas embebidos.

 

FUENTES DE FINANCIAMIENTO: Aranceles de participantes y aportes de la FCFMyN.

ARANCEL GENERAL: $ 1800 (pesos mil ochocientos)

BECA AL DOCENTE DE LA UNSL: Descuento del 72 % aproximadamente. Costo final $300 (pesos trescientos)

BECA AL ALUMNO DE LA UNSL: Descuento del 72 % aproximadamente. Costo final $300 (pesos trescientos)

 

OTRAS BECAS: para docentes y estudiantes de posgrado de Universidades Nacionales Descuento del 67% aproximadamente. Arancel final  es de $600 (pesos seiscientos)

 

 

 

Informes: mromy00@gmail.com

Resolución de Protocolización: